This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

51 F E 10 MM

U6 3 1 ZUUI

N THE UNITED STATES PATENT AND TRADEMARK OFFICE

SEP - 4 2001 TO 2800 MAIL ROO

In re PATENT APPETEATION of Inventor(s): OI, HIROYUKI

Appln. No.: 9/421322 Filed: 18 Oct 1999

١

Group Art Unit : 2812 Atty. Dkt. : 2648

: 264817/OSP-8303

Title : DIELECTRICALLY SEPARATED WAFER AND METHOD OF THE SAME

Date : August 31, 2001

9-6-01 T. Flower

SUBMISSION OF PRIORITY DOCUMENT
IN ACCORDANCE WITH THE REQUIREMENTS OF RULE 55

Hon. Commissioner of Patents Washington, D.C. 20231

Sir:

Please accept the herewith certified copy of each of the following:

 Application No.
 Country of Origin
 Filed
 Application No.
 Country of Origin
 Filed

 10/307995
 JAPAN
 29 Oct 1998
 10/359693
 JAPAN
 17 Dec 1998

 10/367625
 JAPAN
 24 Dec 1998

Respectfully submitted,

PILLSBURY WINTHROP LLP
Intellectual Property Group

GLK/ded - 1600 Tysons Boulevard McLean, Virginia 22102

Tel. No.: 703.905.2000

G. Lloyd Knight

Reg. No. 17698

Tel. No.: 703.905.2117
Fax No.: 703.905.2500

PAT-122A 11/00

AUG 3 1 2001

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

別紙を位の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

1998年10月29日

出 願 番 号 Application Number:

平成10年特許顯第307995号

三菱マテリアルシリコン株式会社

1999年10月29日

特 許 庁 長 官 Commissioner, Patent Office

近 藤 隆



特平10-307995

【書類名】 特許願

【整理番号】 98M018

【提出日】 平成10年10月29日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/20

【発明の名称】 誘電体分離ウェーハおよびその製造方法

【請求項の数】 2

【発明者】

【住所又は居所】 東京都千代田区大手町1丁目5番1号 三菱マテリアル

シリコン株式会社内

【氏名】 大井 浩之

【特許出願人】

【識別番号】 000228925

【氏名又は名称】 三菱マテリアルシリコン株式会社

【代表者】 永澤 正幸

【代理人】

【識別番号】 100094215

【弁理士】

【氏名又は名称】 安倍 逸郎

【電話番号】 093-533-9451

【手数料の表示】

【予納台帳番号】 037833

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9002937

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 誘電体分離ウェーハおよびその製造方法

【特許請求の範囲】

【請求項1】 ウェーハの表面に、互いに誘電体分離酸化膜によって区画された複数の誘電体分離シリコン島を有する誘電体分離ウェーハにおいて、

上記誘電体分離シリコン島が、

島底部に形成された髙濃度不純物層と、

高濃度不純物層上に積層された同一導電型の低濃度不純物層とを有する誘電体 分離ウェーハ。

【請求項2】 シリコンウェーハの表面から所定深さ範囲に一導電型の不純物を高濃度に含む高濃度不純物層を、この高濃度不純物層より深い範囲に同一導電型の不純物を低濃度に含む低濃度不純物層をそれぞれ形成する工程と、

このシリコンウェーハ表面に上記高濃度不純物層より深い誘電体分離用溝を形成する工程と、

この誘電体分離用溝およびシリコンウェーハの各表面に誘電体分離酸化膜を形成する工程と、

この誘電体分離酸化膜上にポリシリコン層を積層する工程と、

その裏面側からシリコンウェーハを研削・研磨して、この研磨面に上記誘電体分離酸化膜で分離された複数の誘電体分離シリコン島を現出させる工程とを含み

この誘電体分離シリコン島の底部に上記高濃度不純物層を、この高濃度不純物層上に上記低濃度不純物層を形成した誘電体分離ウェーハの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は誘電体分離ウェーハおよびその製造方法、詳しくは深さ方向においてドーパント濃度が異なる2層からなるNonN⁺構造またはPonP⁺構造の誘電体分離シリコン島を備えた誘電体分離ウェーハおよびその製造方法に関する

[0002]

【従来の技術】

例えば、張り合わせシリコンウェーハの一種として、張り合わせ誘電体分離ウェーハが知られている。従来の張り合わせ誘電体分離ウェーハは、図6に示す各工程を経て製造されていた。図7はこの工程を経て作製された誘電体分離ウェーハの断面構造を示している。

まず、活性層用ウェーハとなる表面を鏡面加工したシリコンウェーハ10を用意する(図6(a))。N型でもP型でもよい。次いで、このシリコンウェーハ10の表面にマスク酸化膜11を形成する(図6(b))。さらに、ホトレジスト12を酸化膜上に被着し、フォトリソグラフ法によって所定位置に開口を形成する。そして、この開口を介して露出した酸化膜11を除去し、酸化膜11に所定パターンの窓を形成する。その結果、シリコンウェーハ10の表面の一部が露出する。次に、ホトレジスト12の除去後、このシリコンウェーハ10をアルカリ性のエッチング液(IPA/KOH/H2O)に浸漬して、ウェーハ表面の窓内部を異方性エッチングする(図6(c))。

このようにして、ウェーハ表面に断面V字形状の誘電体分離用溝13が形成される。

なお、ここでいう異方性エッチングとは、シリコンウェーハ10の結晶面方位 に起因し、深さ方向のエッチング速度が水平方向よりも大きくて、エッチング速 度が方向依存性を持ったエッチングのことである。

[0003]

次に、このマスク酸化膜11を希HF液(希フッ酸液)またはバッファフッ酸液で洗浄除去する(図6(d))。それから、ウェーハ表面に、熱酸化処理によって誘電体分離酸化膜14を形成する(図6(e))。この結果、誘電体分離用溝13表面を含むシリコンウェーハ表面に所定厚さの誘電体分離酸化膜14が形成される。

続いて、このシリコンウェーハ10の表面、すなわち誘電体分離酸化膜14上に、約1200~1300℃の高温CVD法で、高温ポリシリコン層16を厚めに成長させる(図6(f))。それから、ウェーハ外周部を面取りし、必要に応

じてウェーハ裏面を平坦化する。次いで、ウェーハ表面の高温ポリシリコン層 16 をその厚さが約 10 \sim 80 μ mとなるまで研削・研磨する(図 6 (g))。

または、必要に応じて、この後、ウェーハ表面に550~700℃の低温CV D法で厚さ1~5 μ mの低温ポリシリコン層17を形成し、張り合わせ面の鏡面 化を図る目的で、低温ポリシリコン層17の表面をポリッシングする。

[0004]

一方、上記シリコンウェーハ10とは別の、支持基板用ウェーハとなるシリコンウェーハ20を準備する(図6(h))。このウェーハ表面は鏡面加工してある。次に、このシリコンウェーハ20上に、上記活性層用ウェーハ用のシリコンウェーハ10を、鏡面同士を接触させて張り合わせる(図6(i))。

その後、この張り合わせウェーハの張り合わせ強度を高めるための所定の熱処 理が施される。

次に、図6(j)に示すように、この張り合わせウェーハの活性層用ウェーハ側の外周部を面取りする。そして、この張り合わせウェーハの活性層用ウェーハ側表面を研削・研磨する。この活性層用ウェーハの研削量は、誘電体分離酸化膜14の一部が外部に露出し、高温ポリシリコン層16の表面上に、誘電体分離酸化膜14で区画された誘電体分離シリコン島30が現出するまでとする。

[0005]

ところで、近年、大電流用のパワーICが開発されている。パワーICでは、 各素子を誘電体分離酸化膜で完全に分離した誘電体分離構造が採用される。これ らの素子においてPN接合の降伏電圧を大きく維持するには、誘電体分離シリコ ン島の抵抗率を大きくする必要がある。

しかしながら、大きな抵抗率は、素子の動作時の電流を制限し、いわゆる動作 抵抗を増す欠点がある。

そこで、一般的には、誘電体分離シリコン島と誘電体分離酸化膜との間に、不 純物を高濃度に拡散した高濃度不純物層(N⁺領域またはP⁺領域)を設けてい る。この高濃度不純物層を電流の流路とし、動作抵抗の増大を抑えるものである

[0006]

このような誘電体分離ウェーハとしては、従来より、図7に示すように、断面が受け皿形状の誘電体分離酸化膜14に沿って高濃度不純物層30aを形成し、この高濃度不純物層30aの内側に低濃度不純物層30bを画成したものが知られている。

この誘電体分離ウェーハを製造するには、まず、不純物(ドーパント)を低濃度に含んだシリコンウェーハの表面を異方性エッチングし誘電体分離溝を形成する。この後、誘電体分離溝が形成されたシリコンウェーハの表面全面に、同じ導電型のドーパントを熱拡散またはイオン注入して所定深さの高濃度不純物層30aを形成する。その後、誘電体分離酸化膜14などを形成し、さらに、上述のように、ウェーハ裏面側から研削・研磨することにより、ウェーハ表面にNonN+構造またはPonP+構造の誘電体分離シリコン島30を現出させる。

[0007]

【発明が解決しようとする課題】

しかしながら、このように従来技術にかかる誘電体分離ウェーハは、高濃度不 純物層が誘電体分離酸化膜と同じく断面が受け皿形状であるので、誘電体分離シ リコン島の表面にあってはその外周部分は高濃度不純物層で構成されてしまう。

この結果、この露呈した高濃度不純物層の領域を避けてデバイスを作製しなければならず、誘電体分離シリコン島上でのデバイスの作製面積が小さくなるという問題点が生じる。

[0008]

そこで、この発明者らは、誘電体分離シリコン島を、島底部の高濃度不純物層上に、この層と同じ導電型の不純物を含む低濃度不純物層を積層した構成とすれば、誘電体分離シリコン島上のデバイス作製面積を大きくとれることを知見し、この発明を完成するに至った。

[0009]

【発明の目的】

この発明の目的は、誘電体分離シリコン島でのデバイス作製面積を拡張することができる誘電体分離ウェーハを提供することである。

この発明の別の目的は、デバイス作製面積を拡張することができる誘電体分離

ウェーハの製造方法を提供することである。

[0010]

【課題を解決するための手段】

請求項1に記載の発明は、ウェーハの表面に、互いに誘電体分離酸化膜によって区画された複数の誘電体分離シリコン島を有する誘電体分離ウェーハにおいて、上記誘電体分離シリコン島が、島底部に形成された高濃度不純物層と、高濃度不純物層上に積層された同一導電型の低濃度不純物層とを有する誘電体分離ウェーハである。

[0011]

誘電体分離シリコン島を、NonN⁺構造またはPonP⁺構造とする方法には、例えば請求項2に示すように、同一導電型のドーパントを濃度差を与えて熱拡散またはイオン注入する方法が挙げられる。

誘電体分離ウェーハは、ポリシリコン層を薄肉化した誘電体分離ウェーハの裏面に支持基板用ウェーハを張り合わせた張り合わせウェーハでもよい。

高濃度不純物層の厚さは、例えば $1 \sim 10 ~\mu$ mであるが、作製するデバイスによって適宜決定される。

[0012]

請求項2に記載の発明は、シリコンウェーハの表面から所定深さ範囲に一導電型の不純物を高濃度に含む高濃度不純物層を、この高濃度不純物層より深い範囲に同一導電型の不純物を低濃度に含む低濃度不純物層をそれぞれ形成する工程と、このシリコンウェーハ表面に上記高濃度不純物層より深い誘電体分離用溝を形成する工程と、この誘電体分離用溝およびシリコンウェーハの各表面に誘電体分離酸化膜を形成する工程と、この誘電体分離酸化膜上にポリシリコン層を積層する工程と、その裏面側からシリコンウェーハを研削・研磨して、この研磨面に上記誘電体分離酸化膜で分離された複数の誘電体分離シリコン島を現出させる工程とを含み、この誘電体分離シリコン島の底部に上記高濃度不純物層を、この高濃度不純物層上に上記低濃度不純物層を形成した誘電体分離ウェーハの製造方法である。

[0013]

ポリシリコン層の成長方法としては、高温CVD法を採用することができる。これは、シリコンを含んだ原料ガスをキャリアガス(H₂ガスなど)とともに反応炉内へ導入し、高温に熱せられたシリコンウェーハ上に原料ガスの熱分解または還元によって生成されたシリコンを析出させる方法である。シリコンを含む化合物としては、通常、SiCl₄, SiHCl₃などが挙げられる。

反応炉には、ドーム形の石英ベルジャー内で、シリコンウェーハを載せたサセプタを回転させながらガス導入して、高周波誘導により加熱する縦(パンケーキ)型炉もある。この他にも、石英容器内に収められた六角柱状のサセプタの各面にシリコンウェーハを張り付け、その後、このサセプタを、ガス導入および赤外線ランプにより加熱しながら回転させるシリンダ(バレル)型炉なども採用することができる。

[0014]

ポリシリコンの成長温度は炉の加熱方式で異なる。この用途に用いる最も一般的な縦型炉では、1200~1290℃、特に1230~1280℃が好ましい。1200℃未満ではシリコンウェーハが割れやすいという不都合が生じる。また、1290℃を超えるとスリップが発生し、シリコンウェーハが割れに到りやすいという不都合が生じる。

ポリシリコン層の厚さは、異方性エッチングを行った深さの2~3倍の厚さに対して、残したいポリシリコン層の厚さを付加した厚さとする。ポリシリコン層厚が異方性エッチングを行った深さの2倍以下では、異方性エッチングの溝が十分に埋まらないことがある。一方で、3倍以上では、不要に厚く堆積させることとなり、不経済である。

[0015]

異方性エッチング液には、KOH ($IPA/KOH/H_2O$), KOH (KOH/H_2O), KOH (EF) が EF) といったアルカリ性エッチング液などを採用することができる。異方性エッチングの条件は、通常の条件を適用することができる。

また、ウェーハ表面側のネガレジスト膜に、異方性エッチング用の窓部を形成 するための各工程の条件には、一般的な条件を採用することができる。 ある特定された導電型(N型またはP型)のドーパントをシリコンウェーハに 熱拡散する方法には、周知の熱拡散法が採用できる。すなわち、熱拡散炉を用い て、例えばPH $_3$, Sb $_2$ O $_3$ 、または、BBr $_3$ ガスなどを送り込みながら、 炉温を $600\sim1250$ Cの内の適宜範囲に制御する。

[0016]

具体的には、例えばウェーハ全体に低濃度のドーパントを含むシリコンウェーハの表面に、これと同一導電型のリンなどのN型ドーパントまたはホウ素などのP型ドーパントを熱拡散する。これにより、シリコン島形成領域内にNonN⁺ 構造またはPonP⁺構造が積層形成される。

また、イオン注入法も採用が可能である。すなわち、イオン注入装置を用い、 一導電型のドーパント(不純物)をガス状にしてイオン化し、それぞれを電界に より加速して、シリコンウェーハ表面から打ち込む方法である。

ドーパントのシリコンウェーハへのドーピング時期は、異方性エッチングにより誘電体分離用溝を形成する前であればよい。例えば、マスク酸化膜(またはチッ化膜)によるシリコンウェーハ被覆工程の前などである。

さらに、シリコンウェーハ表面に形成される誘電体分離溝の深さは、高濃度不 純物層より深くて、低濃度不純物層にまで達する深さでなければならない。

[0017]

【作用】

この発明によれば、誘電体分離シリコン島は、島底部に形成された高濃度不純物層上に、この層と同じ導電型のドーパントを含む低濃度不純物層が積層されている。その結果、誘電体分離シリコン島の表面には、低濃度不純物層だけが露出している。よって、従来のように、誘電体分離シリコン島の外周部分に高濃度不純物層の外端面が露出することはない。

したがって、デバイスメーカにおいて、デバイス作製工程でパターン形成する際、従来のように高濃度不純物層の露出した領域を避けてマスキングなどする必要がない。この結果、誘電体分離シリコン島上でのデバイスの作製面積を大きくとることができる。

[0018]

特に、請求項2に記載の発明の場合には、異方性エッチングによりシリコンウェーハ表面に誘電体分離用溝を形成する前に、シリコンウェーハの表面から所定深さ範囲に一導電型の不純物を高濃度に含む高濃度不純物層を形成する結果、この高濃度不純物層より深い範囲に低濃度不純物層が作製される。

その後、このシリコンウェーハ表面に異方性エッチングを施して、これらの領域を誘電体分離用溝により分離する。さらに、ウェーハ裏面側から研削・研磨することで、島底部に形成された高濃度不純物層上に低濃度不純物層を積層させた 構造の誘電体分離シリコン島を現出させる。

このように、シリコンウェーハ表面に誘電体分離用溝を形成する前に、ドーピング工程を行うようにしたので、高濃度不純物層は形成されたシリコン島の底面に沿った平板形状となる(図1参照)。この結果、従来のシリコン島の表面から高濃度不純物層の一部が露呈する断面受け皿形状のもの(図7参照)に比べて、シリコン島のデバイス作製面積が拡張される。

[0019]

【発明の実施の形態】

以下、この発明の実施例に係る誘電体分離ウェーハおよびその製造方法を説明 する。なお、ここでは従来技術の欄で説明した張り合わせ誘電体分離ウェーハを 例に説明する。したがって、同一部分には同一符号を付す。

図1はこの発明の一実施例に係る誘電体分離ウェーハの要部拡大断面図である。図2~図4はこの発明の一実施例に係る誘電体分離ウェーハの製造工程を説明するための断面図である。

まず、活性層用ウェーハとなる表面を鏡面加工したシリコンウェーハ10を作製、準備する(図2(A))。面方位は(100)とする。なお、このシリコンウェーハ10は、ウェーハ全体に低濃度のリンがドープされている。P型のウェーハでもよいことはもちろんである。そして、このシリコンウェーハ10を洗浄する(図2(B))。

次に、このシリコンウェーハ10を熱拡散炉に挿入し、ガス(PH_3)を流し込みながら炉内を $600\sim1200$ ℃に加熱する。これにより、シリコンウェーハ10の表面から所定深さ部分にリンが熱拡散されて、この表面部分がリンリッ

チ $(N^+$ 型) の高濃度不純物層 30aとなる(図 2(C))。この高濃度不純物層 30aの深さ (Xj) は $1\sim5\mu$ mとする。また、その比抵抗 (ρs) は $5\sim2$ $0\Omega/\Box$ とする。なお、この高濃度不純物層 30aの表面には所定厚さの熱酸化膜 (SiO_X) が形成されている。

次いで、このシリコンウェーハ10をHF液により洗浄し、その熱酸化膜を除去する(図2(D))。

この後、シリコンウェーハ10の表面に、例えば厚さ 1μ mのマスク酸化膜11を形成する(図2(E))。マスク酸化膜11に代えて、CVD法によりチッ化膜(SiN $_X$)を成長させてもよい。

[0020]

次に、公知のホトリソ工程を用いて、このマスク酸化膜11上にホトレジスト 12を被着する。そして、このレジスト膜12に所定パターンの窓12Aを形成 する(図2(F))。

続いて、この窓12Aを介して酸化膜11に同じパターンの窓11Aを形成し、シリコンウェーハ10表面の一部を露出させる(図3(A))。

次に、ホトレジスト12を除去する(図3(B))。そして、このウェーハ表面を洗浄する。

さらに、この酸化膜11をマスクとしてシリコンウェーハ10を異方性エッチング液(IPA/KOH/H₂〇)に所定時間だけ浸漬する。この結果、シリコンウェーハ表面には所定パターンでの凹部(窪み)が形成されることになる。すなわち、ウェーハ表面に異方性エッチングが施され、断面V字形状の誘電体分離用溝13が形成される(図3(C))。このとき、誘電体分離用溝13は、シリコンウェーハ10の表面側の高濃度不純物層30aを多数に分割し、また各誘電体分離用溝13の溝底部は、高濃度不純物層30aの下層に配置されて、低濃度の不純物を含有しているシリコンウェーハ10の一部分にまで達している。

その後、このマスク酸化膜11は、例えば希HF液により洗浄除去される(図3(D))。

[0021]

次に、このウェーハ表面(裏面も)に、熱酸化処理によって誘電体分離酸化膜

14を形成する(図3(E))。このとき、誘電体分離用溝13表面にも誘電体 分離酸化膜14が形成される。そして、このウェーハ表面を洗浄する。

続いて、このシリコンウェーハ10の表面、すなわち、表面側の誘電体分離酸化膜14上に、種ポリシリコン層15を所定の厚さに被着する(図3(F))。 被着後その表面を洗浄する。

次に、約1200~1300℃の高温CVD法で、この種ポリ層15の表面に 高温ポリシリコン層16を厚めに成長させる(図4(A))。それから、ウェー ハ外周部を面取りし、必要に応じてウェーハ裏面を平坦化する。

次いで、ウェーハ表面の高温ポリシリコン層 16 を厚さ約 10 ~80 μ mまで研削・研磨する。また、この後、ウェーハ表面に 550 ~700 ℃の低温 CVD 法で厚さ 1 ~5 μ mの低温ポリシリコン層 17 を形成し、さらには、張り合わせ面の鏡面化を図る目的で、低温ポリシリコン層 17 の表面をポリッシングする(図 4 (B))。

[0022]

一方、支持基板用ウェーハとなる、鏡面のシリコンウェーハ20を準備する(図4(C))。次に、このシリコンウェーハ20上に、活性層用ウェーハ用のシリコンウェーハ10を、鏡面同士を接触させて張り合わせる(図4(D))。それから、これを熱処理して、この張り合わせウェーハの張り合わせ強度を高める

次に、図4 (E)に示すように、この活性層用ウェーハの外周部を面取りし、活性層用ウェーハ表面を研削・研磨する。なお、この活性層用ウェーハの研削量は、誘電体分離酸化膜14が外部に露出し、高温ポリシリコン層16の表面上に、誘電体分離酸化膜14で区画された誘電体分離シリコン島30が現出するまでとする。

作製された誘電体分離シリコン島30は、島底部に形成された高濃度不純物層30a上に、この層30aと同じ導電型(N型)のドーパント(リン)を含む低濃度不純物層30bが積層されたシリコン島である(図1参照)。

[0023]

これにより、デバイスメーカでは、誘電体分離シリコン島30表面にパターニ

ングする際に、従来の高濃度不純物層の露出した領域を避けてマスキングする必要がなくなる。その結果、誘電体分離シリコン島30上でのデバイスの作製面積を大きくとることができ、よって誘電体分離ウェーハの有効利用を図ることができる。

[0024]

なお、以上はN型シリコンウェーハにリンPをドープする場合について説明したが、アンチモンSbをドープする場合はガスとしてSb $_2$ O $_3$ を使用し、拡散温度は $1200\sim1250$ ℃とし、比抵抗 ρ sは $10\sim30$ Ω/口とする。

また、PonP 構造の場合は、例えば BBr_3 を使用し、 $700\sim1200$ C、比抵抗は $5\sim20\Omega$ /口とする。いずれも厚さは $1\sim5\mu$ mである。比抵抗は酸化膜除去後4探針法で、厚さはボールラップ、ステインエッチ後の光学顕微鏡観察でそれぞれ測定することができる。

[0025]

図5は高濃度層の形成においてイオン注入法を採用した場合を示す。この図では熱拡散法(図2)に代わる工程のみを示している。

すなわち、まず、洗浄したポリッシュドシリコンウェーハ 1 0 表面にスルー酸 化膜 1 0 1 を形成する(図 5 (B))。 1 0 ~ 2 0 n m の厚さとする。

そして、N型であれば、As、Sb、Pを、P型ではB(B₂H₆)をそれぞれ所定の高電圧下にイオン注入する(図5(C))。ヒ素は、 $10^{15}\sim10^{17}$ 7 cm $^{-2}$ 、 $20\sim200$ ke V、アンチモン、リンは $10^{13}\sim10^{15}$ cm $^{-2}$ 、 $20\sim200$ ke V、ボロンは $10^{12}\sim10^{14}$ cm $^{-2}$ 、 $20\sim20$ 0 ke Vとする。この結果、シリコンウェーハの表面から所定深さ範囲には所定のドーパントが注入されることとなる。これが高濃度層 30 a となる。

次いで、HF液などで表面酸化膜を除去する(図5(D))。

さらに、シリコンウェーハ10の表面に例えば厚さ 1μ mのマスク酸化膜11を熱酸化により形成する(図5(E))。

この後、ホトリソグラフ工程でホトレジスト12によるマスク酸化膜11へのパターニングを行い、上記実施例と同様にV溝を形成することとなる。その後のステップは上記実施例と同じであるので、その説明は省略する。

[0026]

【発明の効果】

この発明によれば、ウェーハ表面の誘電体分離シリコン島を、島底部に形成された高濃度不純物層上に、同じ導電型のドーパントを含む低濃度不純物層を積層したシリコン島としたので、誘電体分離シリコン島のデバイス作製面積を拡張することができる。

【図面の簡単な説明】

【図1】

この発明の一実施例に係る誘電体分離ウェーハを示す断面図である。

【図2】

この発明の一実施例に係る誘電体分離ウェーハの製造方法にあってその製造工 程の一部を説明するための断面図である。

[図3]

この発明の一実施例に係る誘電体分離ウェーハの製造方法にあってその製造工程の一部を説明するための断面図である。

【図4】

この発明の一実施例に係る誘電体分離ウェーハの製造方法にてその製造工程の 一部を説明するための断面図である。

【図5】

この発明の他の実施例に係る誘電体分離ウェーハの製造方法での製造工程の一部を説明するための断面図である。

【図6】

従来の誘電体分離ウェーハの製造方法に係るその製造工程を説明するための断 面図である。

【図7】

従来の誘電体分離ウェーハの要部拡大断面図である。


【符号の説明】

- 10 シリコンウェーハ、
- 11 マスク酸化膜、


特平10-307995

- 12 ホトレジスト、
- 13 誘電体分離用溝、
- 14 誘電体分離酸化膜、
- 16 髙温ポリシリコン層(ポリシリコン層)、
- 30 誘電体分離シリコン島、
- 30a 髙濃度不純物層、
- 30b 低濃度不純物層。


【書類名】図面【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



特平10-307995

【書類名】

要約書

【要約】

【課題】 誘電体分離シリコン島のデバイス作製面積の拡張が図れる誘電体分離 ウェーハおよびその製造方法を提供する。

【解決手段】 誘電体分離シリコン島30を、島底部に形成された高濃度不純物層30a上に、この層30aと同一導電型のドーパントを含む低濃度不純物層30bが積層されたシリコン島とする。誘電体分離シリコン島30の表面には、低濃度不純物層30bだけが露出し、従来のように誘電体分離シリコン島30の外周部分に高濃度不純物層30aの外端面が露出しない。この結果、デバイス作製工程のパターン付けをする際は、この従来の高濃度不純物層30aの露出した領域を避けてマスキングする必要がない。これにより、誘電体分離シリコン島30上でのデバイスの作製面積を大きくとれる。

【選択図】

図3

特平10-307995

【書類名】

職権訂正データ

【訂正書類】

特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】

000228925

【住所又は居所】

東京都千代田区大手町一丁目5番1号

【氏名又は名称】

三菱マテリアルシリコン株式会社

【代理人】

申請人

【識別番号】

100094215

【住所又は居所】

福岡県北九州市小倉北区京町3丁目14番8-80

A号 協栄小倉ビル

【氏名又は名称】

安倍 逸郎

出願人履歴情報

識別番号

1:

[000228925]

1. 変更年月日 1994年12月28日

[変更理由] 住所変更

住 所 東京都千代田区大手町一丁目5番1号

氏 名 三菱マテリアルシリコン株式会社